

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B1)

(11) 特許番号

特許第6545889号
(P6545889)

(45) 発行日 令和1年7月17日(2019.7.17)

(24) 登録日 令和1年6月28日(2019.6.28)

(51) Int.Cl.

F I

H O 1 L 33/48 (2010.01)

H O 1 L 33/48

H O 1 L 21/673 (2006.01)

H O 1 L 21/68

U

H O 1 L 21/677 (2006.01)

H O 1 L 21/68

B

H O 1 L 21/60 (2006.01)

H O 1 L 21/60

3 1 1 T

H O 5 K 13/04 (2006.01)

H O 5 K 13/04

B

請求項の数 10 (全 17 頁) 最終頁に続く

(21) 出願番号 特願2018-230832 (P2018-230832)

(22) 出願日 平成30年12月10日(2018.12.10)

審査請求日 平成30年12月10日(2018.12.10)

(31) 優先権主張番号 10-2018-0018125

(32) 優先日 平成30年2月14日(2018.2.14)

(33) 優先権主張国 韓国 (KR)

(31) 優先権主張番号 10-2018-0123402

(32) 優先日 平成30年10月16日(2018.10.16)

(33) 優先権主張国 韓国 (KR)

早期審査対象出願

(73) 特許権者 514121240

ルーメンス カンパニー リミテッド

大韓民国 449-901 キョンギ道

ヨンイン市 キヘン区 ウォンゴメ-ロ

12

(74) 代理人 110000051

特許業務法人共生国際特許事務所

(72) 発明者 ユ, テキョン

大韓民国 17086 京畿道 龍仁市

器興区 ウォンゴメ路 12

(72) 発明者 ソ, ジュオック

大韓民国 17086 京畿道 龍仁市

器興区 ウォンゴメ路 12

最終頁に続く

(54) 【発明の名称】 LEDディスプレイパネル製造のためのマイクロLEDチップアレイ方法及びこれに用いられるマルチチップキャリア

(57) 【特許請求の範囲】

【請求項1】

サクシオンホールを通じて減圧される複数のチップポケットが形成されたマルチチップキャリアを準備する段階と、

各マイクロLEDチップのそれぞれの発光面が前記各チップポケットの底と接し、前記各マイクロLEDチップのそれぞれの電極パッドが前記各チップポケットの外側に出るように、前記各マイクロLEDチップを前記各チップポケットにキャプチャリングする段階と、

前記各電極パッドが接着フィルムに接するように前記各チップポケットにキャプチャリングされた前記各マイクロLEDチップを前記接着フィルム上にプレーシングする段階と

10

前記各マイクロLEDチップの発光面がトランスファーフィルムに接するように前記接着フィルムにプレーシングされた前記各マイクロLEDチップを前記トランスファーフィルム上に付着する段階と、

前記トランスファーフィルムに付着した前記各マイクロLEDチップをマウント基板上に転写する段階と、を含み、

前記各チップポケットのそれぞれの、前記底より大きい幅を有する入口から前記底までつながったスロープを含み、

前記スロープにより、前記接着フィルム上にプレーシングされた前記各マイクロLEDチップの中心間の間隔と前記各チップポケットの中心間の間隔とが同一であり、

20

前記各マイクロＬＥＤチップを前記トランスファーフイルム上に付着する段階は、前記発光面が前記トランスファーフイルムと接した状態で加圧ローラーを用いて前記トランスファーフイルムを加圧する段階を含み、

前記各マイクロＬＥＤチップを前記マウント基板上に転写する段階は、前記各電極パッドが前記マウント基板上の各電極と近接した状態で加圧ローラーを用いて前記トランスファーフイルムを加圧する段階を含むことを特徴とするマイクロＬＥＤチップアレイ方法。

【請求項２】

前記スロープにより、前記各チップポケット内に整列された前記各マイクロＬＥＤチップのそれぞれの動きを規制することを特徴とする請求項１に記載のマイクロＬＥＤチップアレイ方法。

10

【請求項３】

前記各チップポケットのそれぞれの深さは、前記各マイクロＬＥＤチップのそれぞれの厚さより小さいことを特徴とする請求項１に記載のマイクロＬＥＤチップアレイ方法。

【請求項４】

前記サクシオンホールは、前記マルチチップキャリアの前記底で前記各チップポケットのそれぞれに連結されて形成されることを特徴とする請求項１に記載のマイクロＬＥＤチップアレイ方法。

【請求項５】

前記各チップポケットのそれぞれに対する各サクシオンホールの個数は、複数個であることを特徴とする請求項４に記載のマイクロＬＥＤチップアレイ方法。

20

【請求項６】

前記マルチチップキャリアは、サクシオンプレート的一面に前記各チップポケットを形成し、前記サクシオンプレートの他面に前記各チップポケットの底で前記各チップポケットと連結される各サクシオンホールを形成したことを特徴とする請求項１に記載のマイクロＬＥＤチップアレイ方法。

【請求項７】

前記プレーシングする段階では、前記各マイクロＬＥＤチップが前記接着フイルム上に置かれた状態で前記各チップポケット内部の圧力を増加させることを特徴とする請求項１に記載のマイクロＬＥＤチップアレイ方法。

【請求項８】

30

前記キャブチャリングする段階において、前記マイクロＬＥＤチップの電極パッドは、前記マルチチップキャリアで前記各チップポケットを基準にして上側に位置し、前記プレーシングする段階において、前記マイクロＬＥＤチップの電極パッドは、前記マルチチップキャリアで前記各チップポケットを基準にして下側に位置することを特徴とする請求項１に記載のマイクロＬＥＤチップアレイ方法。

【請求項９】

前記キャブチャリングする段階後、前記各チップポケットのそれぞれに前記マイクロＬＥＤチップが整列された前記マルチチップキャリアを１８０度回転させることを特徴とする請求項１に記載のマイクロＬＥＤチップアレイ方法。

【請求項１０】

40

前記チップポケットの底の横幅は、前記マイクロＬＥＤチップの横幅と同じであることを特徴とする請求項１に記載のマイクロＬＥＤチップアレイ方法。

【発明の詳細な説明】

【技術分野】

【０００１】

本発明は、ＬＥＤディスプレイパネル製造技術に係り、より詳しくは、マイクロＬＥＤ製造のためのマイクロＬＥＤチップアレイ方法及びこれに用いられるマルチチップキャリアに関する。

【背景技術】

【０００２】

50

マイクロLEDディスプレイパネルを具現するためのマイクロLEDモジュールを製造するために、垂直型又はフリップチップ型の各マイクロLEDチップをPCB(Printed Circuit Board)などの基板にボンディングしてアレイする。このためには、チップ維持フィルム上にソーティング(sorting)されている各マイクロLEDチップを基板上の各ソルダの位置に正確に移してボンディングすることが要求される。

【0003】

このとき、チップ維持フィルム上にソーティングされている各マイクロLEDチップの間隔は基板上の各ソルダの間隔と異なるので、基板上の各ソルダの位置を一つずつ確認した後、ダイボンダーを用いてマイクロLEDチップを基板上の該当のソルダにボンディングする方法が提案されたことがある。しかし、この方法は、多数のマイクロLEDチップを一つずつ移して基板上にボンディングしなければならないので、過度に多くの工程時間が要求されるという短所を有する。

10

【0004】

代案的に、ソーティングされたチップ維持フィルム上のマイクロLEDチップをピクセルサイズに合わせて再配列した後、全体のマイクロLEDチップを、例えば、ロールツーロール(roll to roll)方式又は静電気接着方式などで転写する方法がある。このような方法を用いる場合、マイクロLEDディスプレイパネルを量産するためには、再配列時に各マイクロLEDチップにおけるチップ間隔の精密度が数 μm 以内でなければならない、速度も速くしなければならないが、これを満足させることが難しかった。更に、マイクロLEDチップより大きいサイズを有する各LEDチップを用いるミニLEDディスプレイパネルの量産においても、各LEDチップにおけるチップ間隔の精密度が $\pm 10\mu\text{m}$ 以内を満足させなければならないが、これも達成することが難しかった。

20

【0005】

また、ロールツーロール方式又は静電気接着方式などで一般的に各LEDチップを転写する場合、再配列した各LEDチップの上部(すなわち、LED発光面)に接着シートを付着させた状態で転写を進行しなければならない、後で接着シートを除去するとき、LEDチップの上部に接着剤が少しでも残っていると発光効率が低下するという問題がある。

【0006】

また、基板に各LEDチップを転写するために検討されてきた様々な方法は、ディスプレイを具現するのに十分な各LEDチップのX/Y/Z正配列水準に合致しておらず、各LEDチップをボンディングするためのリフロー工程においても、各LEDチップの所望でない回転や捩れなどの現象が発生する憂いが大きかった。

30

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開2018-60993

【発明の概要】

【発明が解決しようとする課題】

【0008】

40

本発明の目的は、各マイクロLEDチップのような微細なサイズの各LEDチップを任意の位置で基板に移してアレイするにおいて、各LEDチップの精密でない配列問題を解決し、多量のLEDチップを一度に基材上にアレイする方法を提供することにある。

本発明の他の目的は、各マイクロLEDチップのような微細なサイズの各LEDチップをばらつきなしで容易に集めて基材上に正確に移すのに用いられるマルチチップキャリアを提供することにある。

【課題を解決するための手段】

【0009】

本発明の一側面に係るマイクロLEDチップアレイ方法は、サクシオンホールを通じて減圧される複数のチップポケットが形成されたマルチチップキャリアを準備する段階と、

50

前記各マイクロＬＥＤチップのそれぞれが前記各チップポケットのそれぞれの底に密着し、前記各マイクロＬＥＤチップを前記各チップポケットにキャプチャリングする段階と、前記各チップポケットにキャプチャリングされた前記各マイクロＬＥＤチップを基材上にプレーシングする段階とを含み、前記各チップポケットのそれぞれは、前記底より大きい幅を有する入口から前記底までつながったスロープを含み、前記スロープにより、前記基材上にプレーシングされた各マイクロＬＥＤチップの中心間の間隔と前記各チップポケットの中心間の間隔とが同一である。

【００１０】

－実施例において、前記スロープにより、前記各チップポケット内に整列された前記各マイクロＬＥＤチップのそれぞれの動きを規制する。

10

【００１１】

－実施例において、前記各チップポケットのそれぞれの深さは、前記各マイクロＬＥＤチップのそれぞれの厚さより小さい。

【００１２】

－実施例において、前記サクシオンホールは、前記マルチチップキャリアの前記底で前記各チップポケットのそれぞれに連結されて形成される。

【００１３】

－実施例において、前記各チップポケットのそれぞれに対する各サクシオンホールの個数は複数個である。

【００１４】

20

－実施例において、前記マルチチップキャリアは、サクシオンプレート的一面に前記各チップポケットを形成し、前記サクシオンプレートの他面に前記各チップポケットの底で前記各チップポケットと連結される各サクシオンホールを形成する。

【００１５】

－実施例において、前記プレーシングする段階は、前記各マイクロＬＥＤチップが前記基材上に置かれた状態で前記各チップポケット内部の圧力を増加させることを含む。

【００１６】

－実施例において、前記キャプチャリングする段階において、前記マイクロＬＥＤチップの電極パッドは、前記マルチチップキャリアで前記各チップポケットを基準にして上側に位置し、前記プレーシングする段階において、前記マイクロＬＥＤチップの電極パッドは、前記マルチチップキャリアで前記各チップポケットを基準にして下側に位置する。

30

【００１７】

－実施例において、前記方法は、前記キャプチャリングする段階後に、前記各チップポケットのそれぞれに前記マイクロＬＥＤチップが整列された前記マルチチップキャリアを１８０度回転させることを含む。

【００１８】

－実施例において、前記キャプチャリングする段階は、前記各マイクロＬＥＤチップのそれぞれの発光面が前記底と接し、前記各マイクロＬＥＤチップのそれぞれの電極パッドが前記各チップポケットの外側に出るように、前記各マイクロＬＥＤチップを前記各チップポケットにキャプチャリングする。

40

【００１９】

－実施例において、前記基材は、電極を有するマウント基板であって、前記プレーシングする段階では、前記電極パッドが前記電極に近接するように前記各マイクロＬＥＤチップを前記マウント基板上にプレーシングする。

【００２０】

－実施例において、前記基材は接着フィルムであって、前記プレーシングする段階では、前記電極パッドが前記接着フィルムに付着するように前記各マイクロＬＥＤチップを前記接着フィルム上にプレーシングすることを含む。

【００２１】

－実施例において、前記方法は、前記接着フィルム上に付着した各マイクロＬＥＤチップ

50

ブをマウント基板上に転写する段階を更に含む。

【 0 0 2 2 】

一実施例において、前記キャブチャリングする段階では、前記各マイクロＬＥＤチップのそれぞれの電極パッド側が前記底と接し、前記各マイクロＬＥＤチップのそれぞれの発光面が前記各チップポケットの外側に出るように、前記各マイクロＬＥＤチップを前記各チップポケットにキャブチャリングすることを含む。

【 0 0 2 3 】

本発明の一側面において、複数のマイクロＬＥＤチップを一定の配列で整列し、その整列された各マイクロＬＥＤチップを基材上にプレーシングするためのマルチチップキャリアが提供され、前記マルチチップキャリアは、前記複数のマイクロＬＥＤチップを吸入する10ように、サクシヨンプレート的一面に一定の配列で形成された複数のチップポケットを含み、前記各チップポケットのそれぞれの底の形状及びサイズは、該当のチップポケットに吸入された各マイクロＬＥＤチップのそれぞれの動きを規制するように定められ、前記各チップポケットのそれぞれは、前記底より大きい幅を有する入口から前記底までつながったスロープを含む。

【 0 0 2 4 】

一実施例において、前記各チップポケットのそれぞれの深さは、前記各マイクロＬＥＤチップのそれぞれの厚さより小さい。

【 0 0 2 5 】

一実施例において、前記マルチチップキャリアは、前記各チップポケットのそれぞれの20底で前記各チップポケットのそれぞれに連結される複数のサクシヨンホールを更に含む。

【 0 0 2 6 】

一実施例において、前記各チップポケットのそれぞれに対する各サクシヨンホールの個数は複数個である。

【 0 0 2 7 】

一実施例において、前記各サクシヨンホールは外部真空源と連結される。

【 0 0 2 8 】

一実施例において、前記マルチチップキャリアは、Ｓｉ、ＧａＡｓ、サファイア又はＡｌＮ材料で形成される。

【発明の効果】

【 0 0 2 9 】

本発明の各効果は、以下の実施例の説明からより良く理解されるだろう。

【図面の簡単な説明】

【 0 0 3 0 】

【図 1】本発明の一実施例に係るマルチチップキャリアを説明するための平面図である。

【図 2】本発明の一実施例に係るマルチチップキャリアの一部を拡大して示した断面図である。

【図 3】図 1 及び図 2 に示したマルチチップキャリアを用いたＬＥＤチップアレイ方法の一実施例を説明するための図である。

【図 4】図 1 及び図 2 に示したマルチチップキャリアを用いたＬＥＤチップアレイ方法の一実施例を説明するための図である。

【図 5】図 1 及び図 2 に示したマルチチップキャリアを用いたＬＥＤチップアレイ方法の他の実施例を説明するための図である。

【図 6】図 1 及び図 2 に示したマルチチップキャリアを用いたＬＥＤチップアレイ方法の他の実施例を説明するための図である。

【図 7】図 1 及び図 2 に示したマルチチップキャリアを用いたＬＥＤチップアレイ方法を説明するための図である。

【図 8】図 1 及び図 2 に示したマルチチップキャリアを用いたＬＥＤチップアレイ方法を説明するための図である。

【図 9】本発明の更に他の実施例に係るＬＥＤチップアレイ方法を全般的に説明するため

10

20

30

40

50

のフローチャートである。

【図１０】図９に示したチップアレイ方法において、各マイクロＬＥＤチップが維持されているチップ維持フィルム及び溶剤が形成されている基板を説明するための図である。

。

【図１１】図９に示したＬＥＤチップアレイ方法の各段階を説明するための図である。

【図１２】図９に示したＬＥＤチップアレイ方法の各段階を説明するための図である。

【図１３】図９に示したＬＥＤチップアレイ方法の各段階を説明するための図である。

【図１４】図９に示したＬＥＤチップアレイ方法の各段階を説明するための図である。

【図１５】図９に示したＬＥＤチップアレイ方法の各段階を説明するための図である。

【図１６】図９に示したＬＥＤチップアレイ方法の各段階を説明するための図である。

【図１７】図９に示したＬＥＤチップアレイ方法の各段階を説明するための図である。

【図１８】図１８は、基板及びその基板上にアレイされた各マイクロＬＥＤチップが発熱ブロックから分離された状態を示す。

【発明を実施するための形態】

【００３１】

以下、本発明の好適な各実施例を各図面を参照して詳細に説明する。

【００３２】

図１乃至図４を参照して、本発明の一実施例に係るマルチチップキャリアを用いたＬＥＤチップアレイ方法を説明する。

【００３３】

本発明の一実施例に係るＬＥＤチップアレイ方法は、マルチチップキャリア準備段階と、チップキャプチャリング段階と、チッププレーシング段階と、を含む。

【００３４】

マルチチップキャリア準備段階では、複数のマイクロＬＥＤチップをキャプチャリングし、そのキャプチャリングされた複数のマイクロＬＥＤチップをマウント基板にプレーシングするマルチチップキャリア６０が図１及び図２に示したように準備される。マルチチップキャリア６０の外部形状は、図示したように、略円形であってもよく、四角形又はその他の形状であってもよい。

【００３５】

マルチチップキャリア６０は、一面に複数のチップポケット６１２が一定の配列で形成されたサクシヨンプレート６１を含む。また、サクシヨンプレート６１は、各チップポケット６１２のそれぞれに対応するように形成された各サクシヨンホール６１４を含む。各サクシヨンホール６１４は、各チップポケット６１２が形成されたサクシヨンプレート６１の一面の反対面に形成された状態で、各チップポケット６１２のそれぞれの底面で各チップポケット６１２と連結されている。各サクシヨンホール６１４のそれぞれは、対応するチップポケット６１２の内部圧力を減圧し、マイクロＬＥＤチップ３０をチップポケット６１２内に吸入するためのものであって、外部真空源と連結される。チップポケット６１２内に吸入された状態で収容されているマイクロＬＥＤチップは、チップポケット６１２内の圧力を増加させると、チップポケット６１２から分離される状態となる。一つのチップポケット６１２に対するサクシヨンホール６１４の個数は複数個であることが好ましい。

【００３６】

マルチチップキャリア６０のサクシヨンプレート６１は、Ｓｉ、ＧａＡｓ、サファイア又はＡｌＮなどの材料からなる。また、各チップポケット６１２は、一定の深さＨを有し、チップポケット６１２の深さは、サクシヨンされるマイクロＬＥＤチップの厚さより小さく定められる。ここで、マイクロＬＥＤチップの厚さは、マイクロＬＥＤチップの光放出面から電極パッドの表面までの距離を意味する。また、チップポケット６１２は、入口の横幅Ｗ１が底の横幅Ｗ２より大きく形成されており、横幅Ｗ１を有する入口から横幅Ｗ２を有する底までつながったスロープ６１２１を有する。チップポケット６１２の入口の横幅Ｗ１は、マイクロＬＥＤチップの横幅より大きく、チップポケット６１２の底の横幅

10

20

30

40

50

W 2 は、マイクロ L E D チップの横幅と同じである。ここで、「同じである」という意味は、無視できる程度の誤差範囲内であるということである。図面には示していないが、チップポケットの入口の縦幅は、チップポケットの底の縦幅より大きく、マイクロ L E D チップの縦幅は、チップポケットの入口の縦幅より大きく、チップポケットの底の縦幅とほぼ同じである。

【 0 0 3 7 】

図 3 を参照すると、前記チップキャプチャリング段階は、サクシオンホール 6 1 4 と接続された外部真空源の作動によってサクシオンホール 6 1 4 の内部が減圧され、その結果、チップポケット 6 1 2 の入口に少なくとも一部が載せられていたマイクロ L E D チップ 3 0 がチップポケット 6 1 2 内に落下しながらチップポケット 6 1 2 の底に載置される。そして、サクシオンホール 6 1 4 を通じた真空吸入力 F により、マイクロ L E D チップ 3 0 がチップポケット 6 1 2 の底に吸着して分離されない状態となる。上述したように、チップポケット 6 1 2 の入口から底までつながったスロープ 6 1 2 1 により、マイクロ L E D チップ 3 0 は、チップポケット 6 1 2 内に円滑に挿入できると同時に、チップポケット 6 1 2 の底に載置されたときにチップポケット 6 1 2 の底の幅とマイクロ L E D チップの幅とがほぼ一致することによって、チップポケット 6 1 2 内で移動することなく正確な位置に固定される。よって、各チップポケット 6 1 2 に一つずつ入って維持された各マイクロ L E D チップ 3 0 は、各チップポケット 6 1 2 の中心間の間隔と同じ中心間の間隔で配列され、チップポケット 6 1 2 内の真空減圧状態が解除されない以上、各チップポケット 6 1 2 に収容されている各マイクロ L E D チップ 3 0 の配列とそれらの間の間隔は変化することなく一定である。例えば、各チップポケットに吸入されている各マイクロ L E D チップ 3 0 を任意の位置に下ろすときの力によって微細な誤差が発生し得る。この理由又はその他の理由により、配列後の各マイクロ L E D チップ 3 0 の中心間の間隔と各チップポケット 6 1 2 の中心間の間隔とが完全に同じであることは実質的に不可能である。よって、配列後の各マイクロ L E D チップ 3 0 の中心間の間隔と各チップポケット 6 1 2 の中心間の間隔とが完全に同じでないとしても、実質的に同じであれば十分である。したがって、本明細書において、各マイクロ L E D チップ 3 0 の中心間の間隔と各チップポケット 6 1 2 の中心間の間隔とが同じであることは、これらが 5 μ m 以内の偏差範囲内で同じであることを意味する。

【 0 0 3 8 】

各マイクロ L E D チップ 3 0 がブレーシングされる基材 (b a s e b o d y o r b a s e p l a t e) が、各電極 4 5 a、4 5 b (図 4 参照) を備えたマウント基板 4 0 (図 4 参照) 上であるので、マイクロ L E D チップ 3 0 は、チップポケット 6 1 2 の底面に吸着する面の反対側面に各電極 4 5 a、4 5 b (図 4 参照) に対応する電極パッド 3 2 a、3 2 b を備える。すなわち、マルチチップキャリア 6 0 は、自身のチップポケット 6 1 2 内にマイクロ L E D チップ 3 0 を吸入し、マイクロ L E D チップ 3 0 の発光面がチップポケット 6 1 2 の底面と接するように、そして、電極パッド 3 2 a、3 2 b がチップポケット 6 1 2 の外側に出るようにマイクロ L E D チップ 3 0 を収容・維持する。本実施例では、チップキャプチャリング段階において、チップポケット 6 1 2 が上側に向かっているが、真空吸入力と共に重力がマイクロ L E D チップ 3 0 に作用し、マイクロ L E D チップ 3 0 がより円滑にチップポケット 6 1 2 に入り込むようになる。

【 0 0 3 9 】

図 4 を参照すると、マルチチップキャリア 6 0 が 1 8 0 度回転してひっくり返され、各チップポケット 6 1 2 及びその各チップポケット 6 1 2 に吸入された各マイクロ L E D チップ 3 0 がその下側に位置したマウント基板 4 0 に向かうようになり、次に、各マイクロ L E D チップ 3 0 がマウント基板 4 0 にブレーシングされるまでマルチチップキャリア 6 0 が下降するか、又はマウント基板 4 0 が上昇する。上述したように、チップポケット 6 1 2 の深さがマイクロ L E D チップ 3 0 の厚さより小さいので、マルチチップキャリア 6 0 が最大に下降するか、又はマウント基板 4 0 が最大に上昇するとき、マイクロ L E D チップ 3 0 に備えられた各電極パッド 3 2 a、3 2 b がマウント基板 4 0 の各電極 4 5 a、

4 5 b と接するか又は近接するようになる。電極 4 5 a、4 5 b 上には、ボンディング物質 p が予め塗布されていてもよい。マイクロ LED チップ 3 0 がマウント基板 4 0 上にプレーシングされた状態で、例えば、サクシオンホール 6 1 4 と連結された外部真空源の作動を停止するか、又は他の方式でチップポケット 6 1 2 内の圧力が減少し、その結果、各マイクロ LED チップ 3 0 が各チップポケット 6 1 2 から分離される。

【 0 0 4 0 】

図 5 及び図 6 を参照して、図 1 及び図 2 に示したマルチチップキャリア 6 0 を用いた LED チップアレイ方法の他の実施例を説明する。

【 0 0 4 1 】

本実施例に係る LED チップアレイ方法も、上述した実施例と同様に、マルチチップキャリア準備段階と、チップキャプチャリング段階と、チッププレーシング段階とを含む。これに加えて、前記 LED チップアレイ方法はチップ転写段階を更に含む。

【 0 0 4 2 】

マルチチップキャリア準備段階では、上述した実施例と実質的に同一の方式でマルチチップキャリア 6 0 が準備される。

【 0 0 4 3 】

上述した実施例において、各マイクロ LED チップ 3 0 がマルチチップキャリア 6 0 によってピックアップされてプレーシングされる部分が、各電極を含むマウント基板であったが、本実施例では、マウント基板でない接着フィルム 7 の表面上である。

【 0 0 4 4 】

図 5 を参照すると、各マイクロ LED チップ 3 0 がマルチチップキャリア 6 0 のチップポケット 6 1 2 に吸入されることで、各マイクロ LED チップ 3 0 は既に設定された間隔で整列される。これは、チップポケット 6 1 2 の底が、その底に密着したマイクロ LED チップ 3 0 の前後左右の動きを規制できる形状、すなわち、マイクロ LED チップ 3 0 の形状に対応する形状を有することによって可能である。このとき、マイクロ LED チップ 3 0 は、チップポケット 6 1 2 の底面に吸着する面の反対側面に各電極 4 5 a、4 5 b に対応する電極パッド 3 2 a、3 2 b を備える。すなわち、マルチチップキャリア 6 0 は、自身のチップポケット 6 1 2 内にマイクロ LED チップ 3 0 を吸入し、マイクロ LED チップ 3 0 の発光面がチップポケット 6 1 2 の底面と接するように、そして、電極パッド 3 2 a、3 2 b がチップポケット 6 1 2 の外側に出るようにマイクロ LED チップ 3 0 を収容・維持する。

【 0 0 4 5 】

上述した実施例と同様に、チップポケット 6 1 2 の入口から底までつながったスローブ 6 1 2 1 により、マイクロ LED チップ 3 0 はチップポケット 6 1 2 内に円滑に挿入される。上述した実施例で説明したように、各チップポケット 6 1 2 に一つずつ入って維持された各マイクロ LED チップ 3 0 は、各チップポケット 6 1 2 の中心間の間隔と同じ中心間の間隔で配列され、チップポケット 6 1 2 内の真空減圧状態が解除されない以上、各チップポケット 6 1 2 に収容されている各マイクロ LED チップ 3 0 の配列とそれらの間の間隔は変化することなく一定である。

【 0 0 4 6 】

また、マルチチップキャリア 6 0 は、上述した実施例において、各マイクロ LED チップ 3 0 をマウント基板上にプレーシングするのと類似する方式で、各チップポケット 6 1 2 に吸入されて維持された各マイクロ LED チップ 3 0 を接着フィルム 7 上にプレーシングする。各マイクロ LED チップ 3 0 が接着フィルム 7 上に接着した状態で、より具体的には、各マイクロ LED チップ 3 0 の各電極パッド 3 2 a、3 2 b が接着フィルム 7 に接着した状態で、各マイクロ LED チップ 3 0 を吸入・維持していたチップポケット 6 1 2 内の圧力が減少し、各マイクロ LED チップ 3 0 に対する吸入力が除去され、その結果、各マイクロ LED チップ 3 0 はマルチチップキャリア 6 0 から分離された状態で接着フィルム 7 に接着する。

【 0 0 4 7 】

本実施例では、接着フィルム 7 上に所望の間隔及び配列で各マイクロ LED チップ 30 が整列された後、チップ転写段階が追加的に行われる。図 6 に示したように、このチップ転写段階では、接着フィルム 7 上の各マイクロ LED チップ 30 を、接着性を有するトランスファーフィルム 8 に元の配列通りに付着させる段階と、トランスファーフィルム 8 に付着したマイクロ LED チップ 30 をマウント基板 40 上にその配列通りに移す段階とを含む。このとき、マイクロ LED チップ 30 をトランスファーフィルム 8 及びマウント基板 40 に対して加圧するために加圧ローラー 9 が利用可能である。

【0048】

各マイクロ LED チップ 30 の発光面側がトランスファーフィルム 8 に接着し、その反対側がマウント基板 40 側に向かうようになる。上述した実施例と同様に、マウント基板 40 は、各マイクロ LED チップ 30 の各電極パッド 32 a、32 b に対応する電極 45 a、45 b を上面に備える。トランスファーフィルム 8 に整列された各マイクロ LED チップ 30 は、その整列通りにマウント基板 40 上に転写されるが、このとき、マイクロ LED チップ 30 の各電極パッド 32 a、32 b は、マウント基板 40 の各電極 45 a、45 b のそれぞれにボンディングされる。ボンディングには、溶剤又は導電性ボンディング材料が利用可能である。

【0049】

図 7 及び図 8 を参照して、図 1 及び図 2 に示したマルチチップキャリアを用いた LED チップアレイ方法の更に他の実施例を説明する。

【0050】

本実施例に係る LED チップアレイ方法も、上述した実施例と同様に、マルチチップキャリア準備段階と、チップキャプチャリング段階と、チッププレーシング段階と、を含む。これに加えて、前記チップアレイ方法はチップ転写段階を更に含む。

【0051】

マルチチップキャリア準備段階では、上述した実施例と実質的に同じ方式でマルチチップキャリア 60 が準備される。

【0052】

各マイクロ LED チップ 30 がマルチチップキャリア 60 によってピックアップされてプレーシングされる部分は、接着フィルム 7 の表面上である。

【0053】

図 7 を参照すると、各マイクロ LED チップ 30 がマルチチップキャリア 60 のチップポケット 612 に吸入されることで、各マイクロ LED チップ 30 は既に設定された間隔で整列される。これは、チップポケット 612 の底が、その底に密着したマイクロ LED チップ 30 の前後左右の動きを規制できる形状、すなわち、マイクロ LED チップ 30 の形状に対応する形状を有することによって可能である。上述した各実施例と異なり、マルチチップキャリア 60 は、自身のチップポケット 612 内にマイクロ LED チップ 30 を吸入し、マイクロ LED チップ 30 の電極パッド 32 a、32 b 側がチップポケット 612 の底と接するように、そして、マイクロ LED チップ 30 の電極パッドの反対側発光面がチップポケット 612 の外側に出るようにマイクロ LED チップ 30 を収容・維持する。

【0054】

マルチチップキャリア 60 は、各チップポケット 612 に吸入・維持された各マイクロ LED チップ 30 を接着フィルム 7 上にプレーシングする。各マイクロ LED チップ 30 が接着フィルム 7 上に接着した状態で、より具体的には、各マイクロ LED チップ 30 の電極パッドの反対側発光面が接着フィルム 7 に接着した状態で、各マイクロ LED チップ 30 を吸入・維持していたチップポケット 612 内の圧力が減少し、各マイクロ LED チップ 30 に対する吸入力が除去され、その結果、各マイクロ LED チップ 30 は、マルチチップキャリア 60 から分離された状態で接着フィルム 7 に接着する。

【0055】

本実施例では、接着フィルム 7 上に所望の間隔及び配列で各マイクロ LED チップ 30

10

20

30

40

50

が整列された後、チップ転写段階が追加的に行われる。図 8 に示したように、このチップ転写段階では、上述した実施例のような別途のトランスファーフィルム 8 を用いることなく、接着フィルム 7 上の各マイクロ LED チップ 30 を直接マウント基板 40 上にその配列通りに移す。このとき、マイクロ LED チップ 30 の各電極パッド 32 a、32 b は、マウント基板 40 の各電極 45 a、45 b のそれぞれにボンディングされる。ボンディングには、溶剤又は導電性ボンディング材料が利用可能である。

【0056】

次に、接着フィルム 7 が除去される。

【0057】

図 9 は、本発明の更に他の実施例に係る LED チップアレイ方法を全般的に説明するためのフローチャートで、図 10 の (a) 及び (b) は、図 9 に示したチップアレイ方法において、各マイクロ LED チップ 30 が維持されているチップ維持フィルム 20 及び各ソルダが形成されている基板 40 を説明するための図で、図 11 乃至図 18 は、図 9 に示した LED チップアレイ方法の各段階を説明するための図である。

10

【0058】

図 9 を参照すると、本発明の一実施例に係る LED チップアレイ方法は、チップ維持フィルムの上面に維持された各マイクロ LED チップを既に決定された配列で基板上にアレイする LED チップアレイ方法であって、前記既に決定された配列と一致する配列の各チップポケットが形成されたマルチチップキャリアを準備する段階 (s1) と、前記各チップポケットの内部を減圧し、前記各チップポケットのそれぞれに前記各マイクロ LED チップのそれぞれをキャプチャリングする段階 (s2) と、前記各チップポケットの配列通りに前記各マイクロ LED チップを前記基板上にプレーシングする段階 (s3) と、前記各ソルダを加熱し、前記各マイクロ LED チップを前記基板上にボンディングする段階 (s4) とを含む。

20

【0059】

図 10 の (a) 及び (b) は、各マイクロ LED チップ 30 が維持されているチップ維持フィルム 20 と、各ソルダ 50 が形成されている基板 40 とを示す。

【0060】

各マイクロ LED チップ 30 は、底面に極性が異なる二つの電極を有するフリップチップ型マイクロ LED チップであってもよく、底面に一つの電極を有する垂直型マイクロ LED チップであってもよい。以下で説明する各段階により、各マイクロ LED チップ 30 は、チップ維持フィルム 20 から分離され、PCB などの基板 40 にボンディングされる。このとき、チップ維持フィルム 20 上の各マイクロ LED チップ 30 の間隔又は配列と、基板 40 上に実装されなければならない各マイクロ LED チップ 30 の間隔又は配列とは異なるが、本発明は、各マイクロ LED チップ 30 をチップ維持フィルム 20 からピックアップするとき、基板 40 上の目標とする一定の配列と一致する配列で各マイクロ LED チップ 30 の位置を調整する。

30

【0061】

図 11 を参照すると、段階 (s1) は、基板上に各マイクロ LED チップ 30 をアレイしようとする既に決定された配列と一致する配列の各チップポケット 612 が形成されたマルチチップキャリア 60 を準備する段階である。段階 (s1) によって準備されたマルチチップキャリア 60 は、チップ維持フィルム 20 (図 10 参照) 上の各マイクロ LED チップ 30 (図 10 参照) をピックアップすると同時に、各マイクロ LED チップ 30 (図 10 参照) を前記既に決定された配列と一致するように調整した後、基板 40 (図 10 参照) 上にプレーシングするのに用いられる。基板上への各マイクロ LED チップの既に決定された配列と各チップポケット 612 の配列とが同じであることは、隣り合う二つのマイクロ LED チップ間のピッチ (各中心間の間隔) と、隣り合う二つのチップポケット 612、612 間のピッチ (各中心間の間隔) とが一致することを意味する。

40

【0062】

マルチチップキャリア準備段階 (s1) は、各チップポケット 612 が形成されたサク

50

クションプレート61と、真空及び空気加圧通路622が形成されたチャック62とを、真空及び空気加圧通路622が各チップポケット612と通じるように結合することを含む。真空及び空気加圧通路622は、チップポケット612内部の圧力を減圧し、マイクロLEDチップ30をチップポケット612内に吸入するために真空源と連結され、真空を発生できる通路である。

【0063】

チップポケット612内の圧力を増加させると、マイクロLEDチップ30（図10参照）を大きな圧力で押し出せるが、このために、真空及び空気加圧通路622は、チップポケット612内の圧力を増加させるのに利用可能である。

【0064】

特許請求の範囲に記載の真空及び空気加圧通路は、空気加圧通路を兼ねる真空通路であってもよく、空気加圧通路と真空通路を全て含む通路であってもよい。

【0065】

サクシジョンプレート61は、Si、GaAs、サファイア又はAlNなどの材料からなるプレートに各チップポケット612が第1深さで形成され、各チップポケット612と連結される各連結ホール613が前記第1深さより小さい第2深さで形成されて製作される。チップポケット612の断面積は、マイクロLEDチップ30の断面積よりやや大きく形成されることが好ましい。連結ホール613は、チップポケット612の上端面にマイクロLEDチップ30の断面サイズより小さく形成され、チップポケット612の内部にサクシジョンが発生するとき、チップポケット612の上端面は、マイクロLEDチップ30がこれ以上上昇しないように規制する。チップポケット612及び連結ホール613はエッチングによって形成される。前記第1深さは10μm乃至2000μmで、前記第2深さは1μm乃至100μmであることが好ましい。

【0066】

チャック62は、サクシジョンプレート61の連結ホール613を介してサクシジョンプレート61のチップポケット612と通じている真空及び空気加圧通路622を含むように製作される。より具体的に説明すると、真空及び空気加圧通路622を通じた真空の発生によってチップポケット612内の内部圧力が真空圧状態まで減圧され、マイクロLEDチップ30（図10参照）をチップポケット612にピックアップできる構造と、真空及び空気加圧通路を通じてチップポケット612内の内部圧力を高め、マイクロLEDチップ30を基板40（図10参照）にボンディングするときにマイクロLEDチップ30を空気圧力で加圧できる構造とを含むようにチャック62が製作される。

【0067】

このとき、チャック62は、鉄及びセラミック種類或いはテフロン（登録商標）材質やプラスチック種類の材質を用いて加工してもよい。

【0068】

上述したように製作されたマルチチップキャリア60は、以下で説明する各後続段階に用いられる。

【0069】

図12乃至図14を参照すると、各チップポケット612のそれぞれ、各マイクロLEDチップ30のそれぞれを一つずつキャプチャリングする段階（s2）が行われる。

【0070】

キャプチャリングする段階（s2）は、まず、図12及び図13に示したように、各チップポケット612のそれぞれが、それに対応するマイクロLEDチップ30と少なくとも部分的に面するようにマルチチップキャリア60をアラインした後で行われる。このとき、各チップポケット612とマイクロLEDチップ30の配列及びピッチは異なるが、各チップポケット612のそれぞれが該当のマイクロLEDチップ30と部分的に面すると、以下で説明するように、チップポケット612内の減圧が発生したとき、マイクロLEDチップ30がチップポケット612内に入り込みながら、各マイクロLEDチップ30の配列及びピッチが各チップポケット612の配列及びピッチと一致するようになる。

【 0 0 7 1 】

次に、図 1 3 及び図 1 4 に示したように、キャブチャリングする段階 (s 2) では、真空源を駆動させ、各チップポケット 6 1 2 の内部を減圧し、各チップポケット 6 1 2 のそれぞれがマイクロ L E D チップ 3 0 を吸入して収容できるようにする。チップポケット 6 1 2 内に吸入されたマイクロ L E D チップ 3 0 は、連結ホール 6 1 3 が形成されているチップポケット 6 1 2 の上端面まで上昇し、そのチップポケット 6 1 2 の上端面によってこれ以上上昇できずに規制される。すなわち、連結ホール 6 1 3 がマイクロ L E D チップ 3 0 によって塞がれ、真空によるサクシオンは継続して発生しているので、マイクロ L E D チップ 3 0 は、チップポケット 6 1 2 内の上端面と接した状態で停止して固定される。このとき、チップポケット 6 1 2 の深さがマイクロ L E D チップ 3 0 の厚さより大きいので、以後のマイクロ L E D チップ 3 0 を基板上にブレーシングする段階では、マイクロ L E D チップ 3 0 がチップポケット 6 1 2 に沿って十分な力を受けて下降できる十分な距離が確保される。

10

【 0 0 7 2 】

キャブチャリング段階 (s 2) では、チップポケット 6 1 2 内の真空発生を通じた吸入作用と共に、チップ維持フィルム 2 0 の底面で各マイクロ L E D チップ 3 0 を各チップポケット 6 1 2 に対して押す作用が伴われる。チップ維持フィルム 2 0 の底面で各マイクロ L E D チップ 3 0 を各チップポケット 6 1 2 に対して押すために、各チップポケット 6 1 2 に対応する各ヒレ 7 1 を含むマルチヒレ構造物 7 0 が用いられる。チップ維持フィルム 2 0 に維持されている各マイクロ L E D チップ 3 0 の配列が均一でないとしても、各チップポケット 6 1 2 がサクシオン作用をすると共に、各ヒレ 7 1 が各マイクロ L E D チップ 3 0 のそれぞれを各チップポケット 6 1 2 のそれぞれに押し入れる作用をするので、各マイクロ L E D チップ 3 0 が各チップポケット 6 1 2 に容易に入り込んで収容される。チップ維持フィルム 2 0 の底面で各マイクロ L E D チップ 3 0 を各チップポケット 6 1 2 に対して押す各ヒレ 7 1 を用いるにおいては、チップ維持フィルム 2 0 が柔軟性を有することが前提となる。

20

【 0 0 7 3 】

次に、図 1 5 及び図 1 6 に示したように、各チップポケット 6 1 2 の配列通りに各 L E D チップ 3 0 を基板 4 0 上にブレーシングする段階 (s 3) が行われる。

【 0 0 7 4 】

ブレーシングする段階 (s 3) は、基板 4 0 上の各ソルダー 5 0 と、チップポケット 6 1 2 にキャブチャリングされた各 L E D チップ 3 0 とを対応させるように、基板 4 0 とマルチチップキャリア 6 0 をアラインした後で行われる。フリップチップ型 L E D チップのように、下部に二つの極性を有する二つの電極を含む L E D チップの場合は、該当の L E D チップの二つの電極にボンディングされる二つのソルダー部分を一つのソルダーと見なす。よって、図 1 5 及び図 1 6 において、一つのマイクロ L E D チップ 3 0 に対応する該当のソルダー 5 0 は、実際に L E D チップ 3 0 の底面に形成された二つの電極パッドにボンディングされる二つのソルダー部分を含む。

30

【 0 0 7 5 】

また、ブレーシングする段階 (s 3) は、マルチチップキャリア 6 0 を基板 4 0 にアラインさせた状態で、各チップポケット 6 1 2 内部の減圧状態を解除し、マイクロ L E D チップ 3 0 が基板 4 0 上に落下しながらブレーシングされるようにする。このとき、各チップポケット 6 1 2 の内部に加圧空気を供給すると、マイクロ L E D チップ 3 0 が空気加圧力によって基板 4 0 上に強く加圧され、後続する段階でボンディング又は仮付着の接合力を増大させるのに寄与する。上述したように、各マイクロ L E D チップ 3 0 は、図 1 6 に示した矢印方向に一定距離だけ下降しながら基板 4 0 上にブレーシングされる。このとき、各チップポケット 6 1 2 の内側面は、各マイクロ L E D チップ 3 0 の下降をガイドする役割をし、その結果、より精密な各マイクロ L E D チップのアレイを可能にする。

40

【 0 0 7 6 】

図 1 6 及び図 1 7 に示したように、ブレーシング段階 (s 3) に連続して、又はそれと

50

ほぼ同時に、基板 40 上の各溶剤 50 を加熱し、各マイクロ LED チップ 30 を基板 40 上にボンディングする段階 (s4) が行われる。本実施例において、ボンディングする段階 (s4) は、基板 40 と接触する発熱ブロック 90 を用いて基板 40 上の各溶剤 50 を加熱することによって行われる。このように発熱ブロック 90 を用いると、プレッシング段階 (s3) でマイクロ LED チップ 30 に加えられる下方加圧力を、マイクロ LED チップ 30 を実装するための加圧力として利用可能である。代案的に、ボンディングする段階 (s4) は、常温で各マイクロ LED チップ 30 を基板 40 に仮接させた後で行われるが、この場合、発熱ブロック 90 を用いることなくリフロー工程を通じて行われてもよい。

【0077】

10

図 18 は、基板 40 及びその基板 40 上にアレイされた各マイクロ LED チップ 30 が発熱ブロック 90 (図 17 参照) から分離された状態を示す。

【符号の説明】

【0078】

- 7 接着フィルム
- 8 トランスファーフィルム
- 9 加圧ローラー
- 20 チップ維持フィルム
- 30 マイクロ LED チップ
- 32 a、32 b 電極パッド
- 40 マウント基板
- 45 a、45 b 電極
- 50 ソルダ
- 60 マルチチップキャリア
- 61 サクシヨンプレート
- 62 チャック
- 70 マルチヒレ構造物
- 71 ヒレ
- 90 発熱ブロック
- 612 チップポケット
- 613 連結ホール
- 614 サクシヨホール
- 622 真空及び空気加圧通路
- 6121 スローブ

20

30

【要約】


【課題】マイクロ LED チップアレイ方法を開示する。

【解決手段】サクシヨホールを通じて減圧される複数のチップポケットが形成されたマルチチップキャリアを準備する段階と、各マイクロ LED チップが各チップポケットの底に密着し、各マイクロ LED チップを各チップポケットにキャブチャリングする段階と、各チップポケットにキャブチャリングされた各マイクロ LED チップを基材上にプレッシングする段階とを含み、各チップポケットのそれぞれは、底より大きい幅を有する入口から底までつながったスローブを含み、スローブにより、基材上にプレッシングされた各マイクロ LED チップの中心間の間隔と各チップポケットの中心間の間隔とが同一であることを特徴とするマイクロ LED チップアレイ方法を提示する。


40

【選択図】図 2


【図 1】




【図 2】




【図 3】




【図 5】




【図 4】




【図 6】




【図 7】




【図 8】




【図 9】




【図 11】




【図 10】




【図 12】




【図 13】




【図 14】




【図 15】




【図 16】



【図 17】



【図 18】



フロントページの続き

(51)Int.Cl.		F I	
H 0 5 K	13/02	(2006.01)	H 0 5 K 13/02 E
G 0 9 F	9/33	(2006.01)	G 0 9 F 9/33
G 0 9 F	9/00	(2006.01)	G 0 9 F 9/00 3 3 8

(72)発明者 キム, ボギョン
 大韓民国 1 7 0 8 6 京畿道 龍仁市 器興区 ウォンゴメ路 1 2

(72)発明者 キム, グンハ
 大韓民国 1 7 0 8 6 京畿道 龍仁市 器興区 ウォンゴメ路 1 2

(72)発明者 ムン, ジュギョン
 大韓民国 1 7 0 8 6 京畿道 龍仁市 器興区 ウォンゴメ路 1 2

審査官 皆藤 彰吾

(56)参考文献 特開 2 0 1 6 - 0 6 6 7 6 5 (J P , A)
 特開 2 0 0 3 - 0 3 1 8 4 7 (J P , A)
 特開 2 0 0 2 - 2 6 7 8 9 3 (J P , A)
 国際公開第 2 0 1 7 / 0 7 5 7 7 6 (W O , A 1)
 特許第 6 1 7 0 2 3 2 (J P , B 1)
 特開昭 5 8 - 5 0 5 7 8 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)

H 0 1 L	3 3 / 0 0 - 3 3 / 6 4
G 0 9 F	9 / 0 0
G 0 9 F	9 / 3 3
H 0 1 L	2 1 / 6 0
H 0 1 L	2 1 / 6 7 3
H 0 1 L	2 1 / 6 7 7
H 0 5 K	1 3 / 0 2
H 0 5 K	1 3 / 0 4

专利名称(译)	用于制造LED显示面板的微LED芯片阵列方法和用于其的多芯片载体		
公开(公告)号	JP6545889B1	公开(公告)日	2019-07-17
申请号	JP2018230832	申请日	2018-12-10
申请(专利权)人(译)	流明有限公司		
当前申请(专利权)人(译)	流明有限公司		
发明人	ユ,テキヨン ソ,ジユオック キム,ボギユン キム,グンハ ムン,ジユギョン		
IPC分类号	H01L33/48 H01L21/673 H01L21/677 H01L21/60 H05K13/04 H05K13/02 G09F9/33 G09F9/00		
CPC分类号	H01L21/67132 H01L21/67144 H01L24/13 H01L24/16 H01L24/29 H01L24/32 H01L24/75 H01L24/81 H01L24/83 H01L24/97 H01L25/0753 H01L2224/131 H01L2224/16227 H01L2224/291 H01L2224/32227 H01L2224/75745 H01L2224/7598 H01L2224/81005 H01L2224/81143 H01L2224/81192 H01L2224 /81201 H01L2224/81203 H01L2224/81815 H01L2224/81986 H01L2224/83005 H01L2224/83201 H01L2224/83203 H01L2224/83815 H01L2224/83986 H01L2224/97 H01L2924/12041 H01L2224/81 H01L2924/014 H01L2924/00012 H01L2924/00014 H01L2224/83 H01L24/95 H01L27/156 H01L33/005 H01L33/48		
FI分类号	H01L33/48 H01L21/68.U H01L21/68.B H01L21/60.311.T H05K13/04.B H05K13/02.E G09F9/33 G09F9 /00.338		
F-TERM分类号	5C094/AA43 5C094/BA25 5C094/CA19 5C094/DB01 5C094/EB10 5C094/FA02 5C094/FB02 5C094 /FB14 5C094/GB01 5C094/JA09 5E353/BB08 5E353/HH08 5E353/HH51 5E353/JJ19 5E353/MM03 5E353/MM08 5E353/QQ01 5E353/QQ11 5E353/QQ15 5F044/PP17 5F131/AA04 5F131/BA54 5F131 /CA18 5F131/DA03 5F131/DA43 5F131/DA54 5F131/DB22 5F131/GA05 5F131/GA23 5F131/GA66 5F131/GA68 5F142/AA54 5F142/FA32 5F142/FA34 5F142/FA38 5F142/GA02 5G435/AA17 5G435 /BB04 5G435/CC09 5G435/KK05		
优先权	1020180018125 2018-02-14 KR 1020180123402 2018-10-16 KR		
其他公开文献	JP2019140380A		
外部链接	Espacenet		

摘要(译)

公开了一种微型LED芯片阵列方法。解 将捕获在每个芯片口袋中的每个微型LED芯片捕获并放置在基板上，每个芯片口袋从宽度大于底部的入口到底部连接。一种具有斜率的微型LED芯片阵列方法，其中，每个微型LED芯片的中心距与放置在基板上的每个芯片袋的中心距相同。要做。[选择图]图2

(51) Int. Cl.		F I	
H O 1 L	33/48 (2010. 01)	H O 1 L	33/48
H O 1 L	21/673 (2006. 01)	H O 1 L	21/68 U
H O 1 L	21/677 (2006. 01)	H O 1 L	21/68 B
H O 1 L	21/60 (2006. 01)	H O 1 L	21/60 3 1 1 T
H O 5 K	13/04 (2006. 01)	H O 5 K	13/04 B

請求項の数 10 (全 17 頁) 最終頁に続く

(21) 出願番号	特願2018-230832 (P2018-230832)	(73) 特許権者	514121240
(22) 出願日	平成30年12月10日 (2018. 12. 10)	ルーメンス	カンパニー リミテッド
審査請求日	平成30年12月10日 (2018. 12. 10)	大韓民国	4 4 9 - 9 0 1 キョンギ道
(31) 優先権主張番号	10-2018-0018125	ヨンイン市	キヘン区 ウォンゴメーロ
(32) 優先日	平成30年2月14日 (2018. 2. 14)	1 2	
(33) 優先権主張国	韓国 (KR)	(74) 代理人	110000051
(31) 優先権主張番号	10-2018-0123402	特許業務法人共生国際特許事務所	
(32) 優先日	平成30年10月16日 (2018. 10. 16)	(72) 発明者	ユ, テキョン
(33) 優先権主張国	韓国 (KR)	大韓民国	1 7 0 8 6 京畿道 龍仁市
早期審査対象出願		器興区	ウォンゴメ路 1 2
		(72) 発明者	ソ, ジュオック
		大韓民国	1 7 0 8 6 京畿道 龍仁市
		器興区	ウォンゴメ路 1 2
最終頁に続く			

(54) 【発明の名称】 L E Dディスプレイパネル製造のためのマイクロ L E Dチップアレイ方法及びこれに用いられるマルチチップキャリア